


Corrigé T.D. 3 (mémoire)

Exercice 1

Soit les deux mémoires de type ROM suivantes :



1. Combien peut-on former de mots de 4 bits avec la ROM₁ ?

Il s'agit ici de déterminer la profondeur de la ROM₁.

$256 \text{ kbit} = 256/4 \text{ kmot de 4 bits} = 64 \text{ kmot de 4 bits}$.

On peut former 64 kmot de 4 bits avec la ROM₁.

2. Combien peut-on former de mots de 8 bits avec la ROM₂ ?

Il s'agit ici de déterminer la profondeur de la ROM₂.

$512 \text{ kbit} = 512/8 \text{ kmot de 8 bits} = 64 \text{ kmot de 8 bits}$.

On peut former 64 kmot de 8 bits (64 ko) avec la ROM₂.

3. Quelle est la taille du bus d'adresse des deux types de ROM ?

La taille du bus d'adresse d'une mémoire se détermine à partir de sa profondeur.

$64 \text{ kmot} = 2^{16} \text{ mots}$.

La taille du bus d'adresse des deux types de ROM est de 16 bits.


On désire réaliser une ROM₂ à l'aide de deux ROM₁.

4. Quel type d'assemblage doit-on réaliser ?

On passe d'un bus de donnée de 4 bits à un bus de donnée de 8 bits.

L'assemblage à réaliser est donc un assemblage en parallèle (ou en largeur).

5. Donnez le schéma de câblage.



Exercice 2

On dispose de plusieurs RAM₁ ayant une capacité de 2048 kbit avec un bus de donnée de 4 bits, une entrée CS et une entrée WE. On désire réaliser une RAM₂ ayant une capacité de 4 Mbit. Les bus de commande et de donnée des deux RAM sont identiques.

1. Calculez la taille des bus d'adresse des deux types de RAM.

La taille du bus d'adresse d'une mémoire se détermine à partir de sa profondeur.

RAM₁ : 2048 kbit = 2048/4 kmot de 4 bits = 512 kmot de 4 bits.
512 kmot = 2^{19} mots.

La RAM₁ possède 19 fils d'adresse.

RAM₂ : 4 Mbit = 4/4 Mmot de 4 bits = 1 Mmot de 4 bits.
1 Mmot = 2^{20} mots.

La RAM₂ possède 20 fils d'adresse.

2. Quel type d'assemblage doit-on réaliser ?

On passe d'un bus d'adresse de 19 bits à un bus d'adresse de 20 bits.

L'assemblage à réaliser est donc un assemblage en série (ou en profondeur).

3. Combien de bits d'adresse vont servir à déterminer le CS des RAM₁ ?

Ce sont les fils d'adresse supplémentaires de la RAM₂ qui vont servir à la sélection des RAM₁. Ici, la RAM₂ possède un fil d'adresse de plus que la RAM₁ ($20 - 19 = 1$).

Un seul fil d'adresse servira donc à déterminer le CS des RAM₁.


4. Donnez le schéma de câblage.

Les entrées **WE** des RAM₁ sont reliées directement à l'entrée **WE** de la RAM₂. Il n'y a aucune difficulté particulière pour ce type d'entrée.

Pour la sélection des RAM₁, il est préférable d'utiliser un démultiplexeur piloté par le fil d'adresse **A₁₉**.

- Si **A₁₉ = 0**, le **CS** de la RAM₂ est recopié sur le **CS** de la première RAM₁ (celle du haut sur le schéma). L'autre sortie du démultiplexeur est positionnée à 0 et la seconde RAM₁ (celle du bas sur le schéma) est désactivée.
- Si **A₁₉ = 1**, le **CS** de la RAM₂ est recopié sur le **CS** de la seconde RAM₁. L'autre sortie du démultiplexeur est positionnée à 0 et la première RAM₁ est désactivée.

On remarque que si **CS = 0**, alors les deux RAM₁ sont désactivées.



5. Quelle mémoire est active lors de la lecture à l'adresse 515₁₀ ?

C'est le fil d'adresse **A₁₉** qui pilote le démultiplexeur et qui permet la sélection de la première ou de la seconde RAM₁.

$$515_{10} = 00203_{16} \rightarrow A_{19} = 0$$

C'est la RAM₁ numéro 1 qui est activée.

6. Quelle mémoire est active lors de l'écriture à l'adresse 9A844₁₆ ?

Il faut également déterminer la valeur du bit **A₁₉** :


$$9A844_{16} \rightarrow A_{19} = 1$$

C'est la RAM₁ numéro 2 qui est activée.

Exercise 3

Que semble faire le montage ci-dessous ?

Trouvez les erreurs et proposez un montage qui fonctionne.



Indications :

- Le nombre de ROM₁ est exact.
- La capacité en bit des ROM₁ est exacte.
- La taille du bus de donnée des ROM₁ est exacte.
- L'assemblage en parallèle est représenté à l'horizontale.
- L'assemblage en série est représenté à la verticale.

À partir des indications, il est possible de déterminer le nombre de fils d'adresse des deux types de ROM :

ROM₁ : 1 kbit = 1/4 kmot de 4 bits = 256 mots de 4 bits = 2^8 mots de 4 bits.

La ROM₁ possède donc 8 fils d'adresse (**A_{7:0}**).

ROM₂ : L'assemblage en série nous indique qu'elle possède un fil d'adresse de plus que la ROM₁.


La ROM₂ possède donc 9 fils d'adresse (**A_{8:0}**).

L'assemblage en parallèle nous indique que le bus de donnée de la ROM₂ est deux fois plus large que celui de la ROM₁ : elle possède donc un bus de donnée de 8 bits (**D_{7:0}**).

Une ROM ne possède jamais d'entrée $\overline{\text{WE}}$ (*Write Enable*), car elle n'est accessible qu'en lecture.

Il faut utiliser un démultiplexeur pour la gestion des entrées CS.

On obtient le schéma de câblage suivant :



Exercice 4

On désire réaliser une RAM₂ de 8 ko avec un bus de donnée de 16 bits, à l'aide de plusieurs RAM₁ de 512 octets ayant un bus de donnée de 4 bits.

1. Donnez le nombre de mots et la largeur du bus d'adresse des deux types de RAM.

RAM₁ : 512 octets = $(512 \times 8) / 4$ mots de 4 bits = **1 kmot de 4 bits**.

1 kmot = 2^{10} mots.

La RAM₁ possède 10 fils d'adresse.

RAM₂ : 8 ko = $(8 \times 8) / 16$ kmot de 16 bits = **4 kmot de 16 bits**.

4 kmot = 2^{12} mots.

La RAM₂ possède 12 fils d'adresse.

2. Combien de mémoires doit-on assembler en série ?

On passe d'une profondeur de 1 kmot à une profondeur de 4 kmot.

Il faut assembler 4 mémoires en série ($4 \text{ kmot} / 1 \text{ kmot} = 4$).

3. Combien de mémoires doit-on assembler en parallèle ?


On passe d'un bus de donnée de 4 bits à un bus de donnée de 16 bits.

Il faut assembler 4 mémoires en parallèle ($16 \text{ bits} / 4 \text{ bits} = 4$).

4. Combien de bits d'adresse vont servir à déterminer le CS des RAM ?

Ce sont les **deux bits d'adresse** supplémentaires de la RAM₂ (par rapport à la RAM₁), qui vont servir à déterminer le CS des RAM.

5. Donnez le schéma de câblage.



6. Précisez les mémoires actives pour chacune des adresses suivantes : $95A_{16}$, $E03_{16}$, $1FF_{16}$, 725_{16} .

Pour chaque adresse, il suffit de déterminer la valeur des bits A_{11} et A_{10} .


- $95A_{16}$: $A_{11} = 1$, $A_{10} = 0$: RAM₁ numéro 9, 10, 11, 12 activées.
- $E03_{16}$: $A_{11} = 1$, $A_{10} = 1$: RAM₁ numéro 13, 14, 15, 16 activées
- $1FF_{16}$: $A_{11} = 0$, $A_{10} = 0$: RAM₁ numéro 1, 2, 3, 4 activées.
- 725_{16} : $A_{11} = 0$, $A_{10} = 1$: RAM₁ numéro 5, 6, 7, 8 activées.

Exercice 5

a. Pourquoi utilise-t-on des mémoires caches ?

Pour avoir des mémoires plus rapides par rapport au processeur (mais comme elles sont chères, On ne peut pas utiliser ces technologies pour la RAM pour permettre des accès plus rapides).

- Block 12 placed in 8 block cache:
 - Fully associative, direct mapped, 2-way set associative
 - S.A. Mapping = Block Number Modulo Number Sets



1..Soit une mémoire cache de niveau L1 ayant les caractéristiques suivantes :

.32 mots par lignes (mots de 2 octets)

.Taille de 32ko

.L1 et L2 sont inclusifs

.4 way-associatifs. Remplacement LRU.

.Association par poids faible

.Taille de bus d'adresse : 32bits

2. Combien y a-t-il de lignes dans cette mémoire cache ?

1 ligne = 32x2 = 64 octets, donc $2^{15}/2^6=2^9=512$ lignes

3. Combien y-a-t-il de blocs associatifs dans cette mémoire cache ?

4 way donc $512/4= 128$ lignes par ensemble associatif (blocs associatifs)

4. Si la mémoire cache de niveau L2 a une taille de 2 Mo, combien y a-t-il de blocs de la mémoire cache L2 par bloc de la mémoire cache L1 ?

$2048/32=64$

5. Si la mémoire fait 1Go, combien d'adresses correspondront à un bloc du cache L1

$$\frac{\text{TailleMémoire}}{\text{Nombre_blocs} \times \text{Taille_mot} \times \text{Taille_ligne}} = \frac{1\text{Go}}{128 \times 20 \times 32} = 131072$$

6. Si un bloc n'est pas présent en cache L1, combien de lignes de L1 aura-t-on parcouru ? 4

7. Quelle est la probabilité de trouver un bloc quelconque présent dans L2 dans la cache L1 ?

- Si L1 et L2 sont des caches inclusives.

$$L_1 \subset L_2, P = \frac{1}{64} = 1.56\%$$

- Si L1 et L2 sont des caches exclusives.

$$L_1 \cap L_2 = \emptyset, P = 0$$
